去耦電容器的用途是什么？

2021-04-01

去耦電容器的用途是什么？

對于模擬和數字設備，系統噪聲已成為關鍵問題。對快速接口和較低功耗的要求導致設備對電源和信號線的干擾很敏感。電路中的去耦電容器或旁路電容器可為IC提供高瞬態電流，并減少電源紋波。此類電容器靠近IC的電源引腳放置。
諸如音頻放大器之類的模擬電路在運行期間會產生嗡嗡聲或a啪聲，而諸如微控制器之類的數字電路則表現出不穩定且不可預測的行為。這是因為輸入電壓不穩定。如果諸如毛刺，電壓尖峰和交流分量之類的變化仍在容差范圍內，則任何設備都將準確執行。良好的PCB設計必須通過使用適當放置的去耦電容器和旁路電容器解決系統內電源噪聲，以確保輸入電壓平穩。

為什么需要去耦？

去耦提供了從電源到地的低阻抗路徑。因此，選擇低電感但高價值的電容器（低阻抗）非常重要。

電容耦合對電流返回路徑的影響。

下圖顯示了正電源和負電源。它顯示了高性能放大器的電源抑制比（ PSR）如何在大約20 dB /十倍頻附近惡化。在直流下，PSR約為90 dB，在較高的頻率下會迅速下降，這表明電源線上的有害能量會耦合到輸出。因此，必須避免這種高頻能量進入IC?？梢酝ㄟ^結合電解電容器（用于低頻去耦）和陶瓷電容器（用于高頻去耦）來完成。

高性能運算放大器的電源抑制比與頻率的關系。圖信用：ADI公司

數據表中不一定指定電源抑制規格。但是，您始終可以在數據表的“應用”部分中找到推薦的電源去耦電路。通常應始終遵循這些建議，以確保設備正常運行。

小號的IC的ensitivity

IC對電源波動的敏感性由電源抑制比（PSRR）或PSR（以dB為單位）表示。PSRR是輸出電壓變化與電源電壓變化之比。

什么是去耦電容？

去耦電容放置

去耦電容器是能夠以局部方式存儲能量的無源組件。由于其性質，充電和放電需要時間。通過提供適當的直流電源，它可以防止電壓快速變化，從而保護系統或IC。

去耦電容器并聯連接在電源和負載/ IC之間。為了抑制每個IC的電壓干擾，必須將它們放置在本地，即，盡可能靠近IC。所有配電網絡均具有實際的阻抗和電感，可防止瞬時提供電流，去耦電容器可控制電壓驟降和振鈴，并確保電路電壓的穩定性。

什么是旁路電容？

旁路電容放置

旁路電容器用于將噪聲旁路到地面，以防止噪聲進入系統。它連接在電源電壓（Vcc）和接地（GND）引腳之間，以減少電源噪聲和電源線上的電壓尖峰。 

去耦電容和旁路電容有什么區別？

去耦電容器存儲能量，并將其耗散回電源軌，以維持電流的平穩流動。旁路電容器提供交流信號返回路徑，以在電源和接地軌之間切換。

去耦電容和旁路電容之間的差異。

考慮到它們的用途和功能，旁路電容器和去耦電容器可以互換使用。給任何設備供電時，主要目的是相對于輸入電源接地提供非常低的阻抗路徑。一些明顯的區別是：

旁路電容器用于為高頻噪聲信號提供低阻抗的分流路徑。它們確保高頻噪聲在流入整個電路之前得到緩解，從而導致電路故障和EMI問題。另一方面，使用去耦電容器來穩定電壓變化。

對于低阻抗并聯功能，一個電解電容器就足夠了，但是為了穩定信號，需要兩種不同類型的電容器。

去耦電容器的目的是什么？

去耦電容器用于隔離或解耦兩個電路。換句話說，它們使交流信號與直流信號解耦，反之亦然。

在輸入電壓下降的情況下，去耦電容器可為IC提供足夠的功率以維持電壓電平。

在電壓升高的情況下，去耦電容器可防止多余的電流流過IC，以保持電壓穩定。

哪種類型的電容器用于去耦？

電解電容器

較大的電解電容器（1至100 F）可用來消除低頻噪聲。這些電容器充當電荷儲存器，以滿足電路的瞬時電荷需求。此類電容器的放置距離IC不應超過2英寸。由于所有的電解電容器都是極化的，因此它們不能承受超過1伏的反向偏置而不會造成損壞。它們具有較高的泄漏電流，這取決于設計，電氣尺寸以及額定電壓與施加電壓的關系。但是，泄漏電流不會顯著影響去耦。

陶瓷電容器 

低電感表面貼裝陶瓷電容器（0.01μF– 0.1μF）用于消除高頻電源噪聲。這些電容器直接連接到IC的電源引腳。

用于高頻去耦的低電感陶瓷電容器

陶瓷電容器緊湊且損耗低。它們具有寬溫度耐受性，低ESR / ESL，穩定性，可靠性，并可以承受寬電壓范圍。X7R，Z5U和Y5V電容器類型的值最高可達數F，介電常數高，額定電壓最高200V。X7R型陶瓷電容器是優選的，因為它顯示出隨直流偏置電壓變化的電容變化較小與Z5U和Y5U相比。

另外，還使用了NP0（COG）陶瓷電容器（0.1μF或更?。?，因為它們具有較低的介電常數公式和較低的電壓系數。

多層陶瓷（MLCC）表面貼裝電容器

MLCC因其低電感設計而用于10MHz或更高頻率的旁路和濾波。

為了更有效，所有去耦電容器必須直接連接到低阻抗接地層。建議使用短走線或過孔連接這些電容器，以最小化串聯電感。
如何放置去耦電容器？

去耦電容器的放置至關重要，因為它可以減小電源軌的阻抗。理想情況下，它應該使電容最大，而電阻和電感最小。諸如IC之類的組件取決于其輸入電壓，以便在運行時盡可能穩定。 

去耦電容應盡可能靠近IC放置，因為它通過濾除任何過多的噪聲來保護這些敏感芯片。它們距離越遠，效果越差。

在PCB走線上的有效去耦電容器位置。

在左圖中（如上所示），與電源引腳和地的連接均盡可能短。這是最有效的安排。在右圖（如上所示）中，PCB走線可能會形成環路，從而導致干擾問題。由于PCB走線的電感和電阻過大，因此這種布置的效果較差。

始終在電源和負載/ IC之間并聯連接去耦電容器。

將電容器與輸入和輸出信號走線串聯放置可消除輸入和輸出信號的低頻瞬變。

將電容器與電阻并聯放置可減少高頻EMI。

使用過孔到達電源平面時，將電容器連接至組件引腳，然后再連接至過孔，以確保電流流經該平面。

去耦電容布局

去耦電容器對于隔離模擬和數字信號也很有效。這是通過在交流電和數字PCB接地之間連接一個電容器來實現的。

確保電源和接地層連續且相鄰： 將電容器靠近IC的電源和接地引腳放置至關重要。它使到接地層和電源層的電路路徑盡可能短。 

相鄰電源平面和接地平面的對稱放置：相鄰電源平面 和接地平面應對稱放置。還建議最小化平面和去耦電容器之間的層數。

另請閱讀 PCB設計和組裝的組件放置指南。

您如何選擇去耦電容器的值？

電路中使用的電容器數量取決于電源和接地引腳以及存在的I / O信號的數量。根據信號帶寬或工作頻率，選擇具有足夠高的自諧振頻率的去耦電容器。

了解自諧振頻率： 電容器在此頻率之前仍保持電容性，并開始以高于該頻率的電感形式出現。去耦電容器的阻抗在頻率ω= 1 /√LC處達到最小阻抗。該頻率稱為去耦電容器的諧振頻率。

較低的電容和較低的電感會產生較高的諧振頻率。通過選擇較小的表面貼裝元件可以實現較高的自諧振頻率，因為通常，較小的元件封裝具有較低的寄生電感。

低頻噪聲去耦電容值應在1 μF至100 μF之間。高頻噪聲去耦電容應在0.01 μF至0.1 μF之間。

低等效串聯電阻（ESR）和等效串聯電感（ESL）：由于電容器需要快速提供電流，因此請選擇具有低ESR和ESL的電容器。  

較小的封裝尺寸： 緊湊的電容器具有減小環路尺寸的優勢，從而進一步減小了電感。

如何為數字PDN選擇去耦電容器的尺寸？

去耦電容器的尺寸根據配電網絡（PDN）的阻抗和開關IC所需的電荷進行評估。評估準確的電容器尺寸并將其正確放置有助于減少PDN上的紋波和噪聲。

根據開關期間汲取的電流和IC電壓計算去耦電容器的尺寸。

其中：T上升是上升時間，V IC是IC電壓，而ΔI是汲取的電流。

注意： 如果信號帶寬小于去耦電容器的自諧振頻率，則上述公式有效。信號帶寬由下式給出：（0.35 /信號上升時間）。

如何為模擬PDN選擇去耦電容器的尺寸？

當為模擬IC提供穩定的電源時，去耦電容器會不斷充電和放電，以在模擬IC工作時提供穩定的電源。

模擬IC的去耦電容器的尺寸由下式給出：

IC吸收的電流將是IC電壓和頻率的遞增函數。

其中：f是頻率，V IC是IC電壓，I是汲取的電流。

如何根據PDN阻抗選擇去耦電容器的尺寸？

去耦電容器可及時提供所需的電荷，并降低整個PDN的輸出阻抗。實際上，去耦電容器僅在特定頻率范圍內有效。實際的去耦電容器的阻抗隨著頻率的降低而線性減小，而隨著頻率的增加而增大。實際去耦電容器阻抗的增加是由于去耦電容器的寄生電感引起的。

另請閱讀如何減少PCB布局中的寄生電容。

確定去耦電容器尺寸的最佳方法之一是基于目標PDN阻抗。 

去耦電容器的尺寸取決于所需的電壓紋波，目標PDN阻抗和目標PDN電壓。

其中：f是頻率，V IC是IC電壓，V紋波是電壓紋波，Z PDN是目標PDN阻抗。

目標PDN阻抗和PDN紋波電壓是電容的函數，這使其成為一個非常復雜的問題。計算“ C”需要多次迭代。上式更精確，因為它可以將去耦電容器的諧振頻率和由于PCB布局中的寄生效應引起的諧振結合在一起。

在為C和f的不同值計算Z PDN時，我們得出C的最佳值，從而在所有頻率范圍內獲得最低的Z PDN 。 

注意：  IC數據手冊中始終提供要使用的去耦電容器的準確值。

您如何選擇旁路電容的值？

添加到電路中的電容器的電抗應小于并聯電阻的1/10。電流始終采用最低的電阻路徑，因此，如果要將AC信號切換到地，則電容器應具有較低的電阻。要使用的旁路電容器的電容值為：

其中：f是頻率，X C是電抗。“ f”取決于電路板的工作頻率。

電容器是PCB組件上使用最多的組件之一，其最重要的功能之一就是去耦。實際上，電路板的信號和電源完整性可能完全取決于您放置去耦電容器和旁路電容器的效率。