使用正確的設計工具避免PCB布局錯誤

2021-04-27

使用正確的設計工具避免PCB布局錯誤

印刷電路板的布局是一項艱巨而艱巨的任務，請不要讓其他人告訴你。該電路必須根據嚴格的規則進行結構設計，以在最高性能下運行，同時，還必須遵守另一組設計規則以實現可制造性。即使是小的且“簡單”的布局也可能帶來獨特的設計挑戰，PCB布局工程師必須配備最新的工具才能完成工作。

印刷電路板設計CAD工具是軟件工程的奇跡。它們具有許多不同的特性和功能，使版圖設計者可以完成工作。這些范圍從實用程序到最初設置布局的設計，再到高級跟蹤路由引擎，以完成原理圖的所有網絡連接。為了最好地利用這些工具，設計人員必須了解PCB布局的所有細微差別，尤其是如果處理不當會引起問題的細微差別。這是設計人員應注意的一些常見PCB布局錯誤。

準備設計：您準備好進行PCB布局了嗎？

當新設計準備好進行布局時，很自然地想跳進去并開始放置組件和布線軌跡。這樣做的問題是，通常在布局開始之前需要做很多準備工作。許多設計師陷入了“我待會兒再處理”的思想陷阱，卻發現他們現在有更大的問題要糾正，而如果準備得更好，這些問題本可以避免的。以下是一些常見問題，如果預先解決，可以在以后避免很多麻煩。

組件過時或不正確：原理圖的組件出現問題并不罕見。如果他們從較早的設計中復制了電路，或者庫不是最新的，或者使用了實際上過時的收藏部件，則最終結果將是相同的。這些組件可能無法用于制造，因此需要進行重新設計以更新零件。清理BOM表中的此類錯誤或使用庫服務中的零件可以解決此問題。

錯誤的設計同步：即使原理圖數據庫未與布局完全同步，有時也會開始設計工作。這樣做有許多令人信服的原因，其中節省時間位居榜首，但往往效果不佳。以后必須糾正同步問題可能會導致完整電路的某些部分被撕裂。在這里的課程是花一些時間使它正確，然后再花太多時間在布局上。

電路板層堆疊配置：眾所周知，設計人員會在層堆疊最終確定之前開始對電路板進行布局。再一次，這通常是為了節省時間，但是這些良好的意圖可能會適得其反。布局開始后，在CAD系統中四處移動圖層可能會花費一些時間，并可能導致設計錯誤。但是，更大的問題是，將完成的布線從一層移到另一層是否會影響電路板的整體信號完整性。您可能會發現自己不得不重新設計電路的一些主要部分以糾正這些問題。

設計參數：在布局開始之前未完全設置PCB設計CAD系統不一定會引入設計錯誤，但可能會減慢您的速度。顏色，網格和許多其他參數旨在創建有助于提高生產力的工作環境，并且如果您在開始之前未配置這些參數，則只會傷害自己。這些設置中的許多設置都可以在模板或自述文件中傳輸，這在開始新設計時非常有幫助。

在PCB設計CAD系統中設置顏色參數的菜單

此時，電路板已準備好開始布局。接下來，我們將研究在組件放置期間可能發生的一些常見錯誤。

放置元件時的PCB布局錯誤

面對現實吧，雖然可能很復雜，但PCB布局也很有趣。在屏幕上操縱組件，并用它們之間的網狀連接橡皮筋捆扎，這是您可以解決的最好和最具挑戰性的難題之一。但是，就像在放置板子之前進行設置一樣，如果您不謹慎地進行預防，那么這里存在一些潛在的問題，可能會導致您的設計遇到很多問題。讓我們首先從涉及您將要放置在板上的物理腳印的潛在問題開始。

腳印不正確：我們已經討論過在設計中使用正確的組件的重要性，但是如果這些組件使用的腳印不正確，您仍然會遇到問題。盡管從技術上講應該在設計同步期間發現這一點，但設計人員仍應確保他們使用的是正確的封裝。無論是使用PQFP代替BGA，還是使用電容器的極性接反，如果不立即發現此類誤差，就需要重新設計。

不要忽略平面圖：為了確保良好的信號和電源完整性，必須仔細劃分PCB設計電路，以實現最佳性能。對于每毫米空間都很重要的高密度設計，尤其如此。未能做到這一點的設計人員可能需要進行昂貴的重新設計，以提高電路板的性能。使用原理圖放置邏輯組的組件或在板上指定放置室對于防止分區錯誤非常有幫助。

DFM是必不可少的：確保電路板的可制造性與設計中的信號和電源完整性一樣重要。PCB設計人員必須遵循布局中的可制造性（DFM）規則進行設計，這一點至關重要。其中包括用于自動組裝設備和測試設備的組件之間的最小間距，以及技術人員調試和返工電路板的空間。使用CAD工具中的設計規則和約束是消除DFM錯誤的絕對必要條件。

記住要設計PDN：盡管布局電路板對于確保良好的信號完整性至關重要，但同樣重要的是還要專注于功率傳輸網絡（PDN）。在布局電源組件時，設計人員可以輕松地放松努力，從而在設計中引入噪聲和其他干擾。確保遵循良好的PDN設計準則，并使用CAD系統的電源完整性工具檢查錯誤。

終于，電路板終于可以布線了，但是請不要放松警惕。如果您不小心的話，錯誤仍然有可能蔓延到設計中。

一些常見的跟蹤路由錯誤

使用設計約束（如下所示）可以使您為路由設置正確的規則

在印刷電路板布局上布線走線是一項非常有意義的任務。每條路由走線完成后，都將消除其相應的網絡連接指南，從而使您更進一步地完成工作。設計錯誤也很容易蔓延，因為這會破壞您要完成的工作，因此設計師必須保持警惕。以下是一些需要注意的示例。

逃逸布線：表面貼裝器件需要將走線從其焊盤布線到通孔中，以便在板的其他層上互連。這稱為逃生路由或通過扇出路由，對于大多數SMT設備而言，這非常簡單。但是，具有小間距的高引腳數器件帶來了更大的挑戰，設計人員必須注意不要通過逸出通孔阻塞內部層上的布線通道。通常，芯片制造商會在其產品數據表中發布推薦的布線解決方案，這可以幫助您避免布線擁塞。

約束管理：鑒于當今電路板設計的所有不同要求，布局設計師必須充分利用他們的設計約束管理系統。這些實用程序允許為網絡或一組網絡配置必要的走線寬度和間距，以及為組件分配間隙規則。它們甚至可以通過設置高速設計拓撲，通孔類型和電氣時序參數等而走得更遠。在上圖中，您可以看到設計約束管理系統中可用的一些設置，以防止違反路由規則。

沒有足夠的布線空間：在對布線圖案密集的電路板進行布線時，預先計劃需要布線的位置非常重要。這將確保有足夠的空間容納雙倍數據速率（DDR）路由常見的高密度圖案。如果沒有這樣的計劃，您可能會發現自己需要更換和重新布線電路板的大部分。許多CAD工具（例如Cadence的Allegro PCB編輯器）提供的布線模式可幫助完成此類平面規劃任務。

缺乏參考平面：隨著信號速度在電路板設計中的提高，至關重要的是，PCB的布局必須具有足夠的參考平面。沒有這些平面，高速傳輸線和其他敏感網絡可能沒有清晰的信號返回路徑。相反，返回的信號將在電路板上徘徊，干擾其他信號，并產生噪聲和EMI，從而破壞設計的信號完整性。這些錯誤可能是災難性的，因為電路板將需要重新設計以使其噪聲得到控制。

就像我們一開始所說的那樣，PCB布局可能是一項復雜的任務，尤其是在所有這些潛在的錯誤都隱藏在陰影中的情況下。值得慶幸的是，通過使用PCB設計CAD工具的強大功能，可以減輕許多此類問題。

解決方案在工具中

Cadence的Allegro PCB編輯器中有許多不同的布線選項可供PCB設計人員使用

我們一直在強調PCB設計工具的各個方面，這些方面可以一路解決許多此類問題，但在這里，我們將重點關注其中的兩個：

約束管理：如前所述，PCB設計中設置的設計規則和約束可以使設計人員避免產生意想不到的錯誤。約束管理系統將使您能夠控制從組件間隙到通孔絲印的所有過程。例如，您可以創建更改跡線寬度的特定區域。當路由出高密度組件（如細間距BGA）時，這將非常有益。