<video id="5jvlp"></video>

                  24小時聯系電話:18217114652、13661815404

                  中文

                  您當前的位置:
                  首頁>
                  電子資訊>
                  技術專題>
                  什么是高速設計?

                  技術專題

                  什么是高速設計?


                  什么是高速設計?

                  大多數 PCB 被認為存在某種類型的信號完整性問題的風險,這些問題通常與高速數字設計相關。高速 PCB 設計和布局側重于創建不易受信號完整性、電源完整性和 EMI/EMC 問題影響的電路板設計。雖然沒有任何設計是完全沒有這些問題的,但這些問題可以減少到不明顯的程度,并且不會在最終產品中造成性能問題。

                  創建原理圖并準備過渡到電路板布局后,您需要利用 PCB 設計工具中的特定功能來進行正確的布局和布線。在您的 PCB 設計軟件中,您將有機會在層堆疊中準備電源和接地平面布置,計算走線的阻抗分布,并查看堆疊的 PCB 材料選項。高速設計的大多數方面都圍繞 PCB 疊層設計和布線以確保信號和電源完整性,而正確的 ECAD 軟件可以幫助確保在這些領域取得成功。

                  高速設計特指使用高速數字信號在組件之間傳遞數據的系統。高速數字設計和具有較慢數字協議的簡單電路板之間的分界線是模糊的。用于將特定系統表示為高速的通用指標是系統中使用的數字信號的邊沿速率(或上升時間)。大多數數字設計同時使用高速(快邊緣速率)和低速(慢邊緣速率)數字協議。在當今嵌入式計算和物聯網時代,大多數高速 PCB 都具有用于無線通信和網絡的 RF 前端。

                  盡管所有設計都從原理圖開始,但高速 PCB 設計的主要部分集中在互連設計、PCB 疊層設計和布線上。如果您在前兩個領域取得成功,那么您很可能會在第三個領域取得成功。閱讀以下部分,了解如何開始高速設計以及 PCB 設計軟件的重要作用。

                  規劃您的 PCB 堆疊和阻抗

                  您為高速電路板創建的 PCB 疊層將決定阻抗,以及布線的難易程度。所有 PCB 疊層都包括一組專用于高速信號、電源和接地層的層,在疊層中分配層時需要考慮以下幾點:

                  電路板尺寸和網絡數量:電路板有多大以及您需要在 PCB 布局中布線多少個網絡。物理上較大的電路板可能有足夠的空間,讓您無需使用多個信號層即可在整個 PCB 布局中布線。

                  布線密度:在網絡數量較多且電路板尺寸受限于小區域的情況下,您可能沒有足夠的空間在表層周圍進行布線。因此,當走線靠得更近時,您將需要更多的內部信號層。去一個更小的 

                  接口數量:有時,根據總線的寬度(串聯與并聯)和電路板尺寸,每層只布線一個或兩個接口是一個很好的策略。將高速數字接口中的所有信號保持在同一層上,確保所有信號都能看到一致的阻抗和偏斜。

                  低速和射頻信號:您的數字設計中是否會出現任何低速數字或射頻信號?如果是這樣,這些可能會占用可用于高速總線或組件的表層空間,并且可能需要額外的內層。

                  電源完整性:電源完整性的基石之一是為大型 IC 所需的每個電壓電平使用大型電源層和接地層。這些應該放置在相鄰層上,以幫助確保有高平面電容,以通過去耦電容器支持穩定的電源。

                  PCB 材料選項、層數和厚度

                  在設計您的 PCB 疊層之前,請考慮在您的設計中容納所有數字信號所需的層數。有多種方法可以確定這一點,但這些方法依賴于一些數學計算和一些過去在高速電路板設計方面的經驗。除了上面列出的考慮層數的要點之外,具有 BGA/LGA 占位面積的大型高速 IC 可以決定所需的電路板尺寸。在進行 BGA 扇出時,通常每個信號層可以放置 2 行,并確保在構建疊層時在層數中包括電源層和接地層。

                  FPGA 上的 BGA 扇出具有大多邊形,用于在高速設計中供電。

                  FR4 級材料通??梢杂糜诟咚贁底衷O計,只要組件之間的路線不太長。如果路由確實變得太長,那么您的高速信道中將有太多的損耗,并且信道接收端的組件可能無法恢復信號。選擇材料時要考慮的主要材料屬性是PCB 層壓板的損耗角正切。通道幾何形狀也將決定損耗,但通常選擇損耗角正切較低的 FR4 層壓板是在較小的電路板上開始的好地方。

                  如果您的線路太長,則可能需要更專業的材料作為高速信號的基材?;?span> PTFE 的層壓板、散布玻璃層壓板或其他專用材料系統是支持較大高速數字板的理想選擇,其中布線很長且需要低插入損耗。用于小型高速 PCB 的入門級高 Tg 層壓材料的良好組合是 370HR。對于較大的電路板,像 Megtron Duroid 層壓板是不錯的選擇。在繼續之前,請與您的制造商核對以確保您的材料選擇和建議的疊層是可制造的。

                  阻抗控制

                  只有在您創建了建議的疊層并與您的制造廠進行驗證后,才能確定阻抗。制造商可能會建議對 PCB 疊層進行修改,例如替代 PCB 材料選項或層厚度。一旦您在將要使用的疊層上獲得許可并最終確定層厚度,您就可以開始計算阻抗值。

                  通常使用公式或帶有場求解器工具的計算器來計算阻抗。設計中所需的阻抗將決定傳輸線的尺寸以及與附近電源或接地層的距離??梢允褂靡韵乱恍┕ぞ叽_定傳輸線寬度:

                  IPC-2141 Waddell 的公式:這些公式為阻抗估計提供了一個起點,它們在較低頻率下產生準確的結果。 

                  2D/3D 場求解器實用程序:場求解器用于在您為高速板定義的傳輸線幾何中求解麥克斯韋方程組。 

                  使用帶有場解算器的層堆棧管理器將為您提供最準確的結果,同時考慮到銅的粗糙度、蝕刻、不對稱線排列和差分對。計算出走線的阻抗曲線后,需要在布線工具中將其設置為設計規則,以確保走線具有所需的阻抗。

                  高速板中傳輸線設計的阻抗計算。Altium Designer 中的層堆棧管理器包括一個阻抗計算器,用于計算銅粗糙度。

                  大多數高速信號協議(例如 PCIe 或以太網)使用差分對路由,因此您需要通過計算走線寬度和間距來設計特定的差分阻抗。場求解器工具是計算任何幾何形狀(微帶、帶狀線或共面)差分阻抗的最佳工具。場求解器實用程序的另一個重要結果是傳播延遲,它將在高速布線期間用于強制長度調整。

                  對高速 PCB 進行布局規劃

                  對于在高速 PCB 布局中應放置組件的位置,沒有特定的規則或標準。通常,將最大的中央處理器 IC 放置在電路板中心附近是個好主意,因為它通常需要以某種方式與電路板上的所有其他組件連接。與中央處理器直接連接的較小 IC 可以放置在中央 IC 周圍,以便組件之間的布線可以保持短而直接。然后可以在電路板周圍放置外圍設備以提供所需的功能。

                  當主控制器 IC 放置在電路板中心附近,而其他高速外圍設備放置在其周圍時,高速布局效果最佳。這就是主板在主板中央放置一個大型處理器的原因之一。Altium Designer 中的 MiniPC 項目將其 PCIe、DDR4、USB 3.0 和以太網外設放置在中央 FPGA SoC 周圍,因此布線更加容易。

                  放置元件后,您可以設置設計工具以幫助您開始設計布線。這是高速電路板設計的一個敏感部分,因為不正確的布線會破壞信號完整性。但是,如果前面的步驟正確完成,則信號完整性更容易實現。您應該在 PCB 設計規則中設置阻抗曲線,以便設計中的任何布線都以正確的寬度、間隙和間距放置,以在布線期間保持受控的阻抗。

                  路由、信號完整性和電源完整性

                  信號完整性始于設計電路板中的特定阻抗值并在布局和布線期間保持該值。確保信號完整性的其他一些策略包括:

                  旨在縮短組件之間的路徑以確保高速信號

                  盡量減少通過過孔的布線,理想情況下只使用兩個進出內部層的過孔

                  通過背鉆消除超高速線路(例如 10G+ 以太網)上的存根

                  注意是否需要任何終端電阻以防止信號反射;查看數據表以查看是否存在片上端接

                  咨詢您的制造商,了解哪些材料和工藝可以幫助您避免纖維編織效果

                  使用粗略的串擾計算或模擬來確定電路板布局中網絡之間的適當間距

                  保留需要長度匹配的總線和網絡的列表,以便可以應用調整結構來消除偏斜

                  這些重要點可以編碼為布線工具的設計規則,這將有助于確保您符合高速設計的最佳實踐。

                  高速 PCB 布線

                  您在高速設計項目中設置的設計規則將確保您在設計布線時滿足阻抗、間距和長度目標。此外,差分對布線中的重要規則可以在您的布線中強制執行,特別是最小化長度不匹配以防止走線之間的歪斜和強制間距以確保滿足差分阻抗目標。最好的布線工具將允許您將走線幾何限制編碼為設計規則,從而確保性能。

                  跨并行總線和差分對中的跡線之間使用長度調諧,以確保時間延遲匹配并消除接收器處看到的信號之間的偏差。

                  高速 PCB 布線中最重要的一點之一是在走線附近放置接地層。疊層應構造為在與阻抗控制信號相鄰的層中具有接地層,以便保持一致的阻抗并在 PCB 布局中定義清晰的返回路徑。走線不應穿過接地層的間隙或分裂,以避免產生 EMI 問題的阻抗不連續性。地平面放置不僅限于確保信號完整性,它還在電源完整性和確保穩定供電方面發揮作用。

                  電源完整性

                  確保向高速組件穩定供電在 PCB 設計中至關重要,因為電源完整性問題通常會偽裝成信號完整性問題。它們還會從互連和總線中產生不必要的輻射,因為瞬態會產生強烈的振蕩并產生強烈的輻射。為確保穩定的功率傳輸,請使用具有一系列自諧振的去耦電容器組,以確保設計在盡可能寬的帶寬內具有低阻抗。在相鄰層上使用電源和接地平面對可提供額外的電容,以幫助保持低 PDN 阻抗。

                  用于高速設計和布局的高級工具

                  最好的高速 PCB 設計軟件會將所有這些功能整合到一個應用程序中,而不是強迫您使用單獨的工作流程來克服不同的設計挑戰。高速 PCB 設計人員必須在前端執行大量工作以確保信號完整性、電源完整性和電磁兼容性,但正確的高速布局工具可以幫助您按照設計規則實施結果,以確保設計按預期執行。

                  更先進的 PCB 設計軟件將與仿真應用程序交互,幫助您執行行業標準分析。一些仿真程序專門用于評估新設計中的信號完整性和電源完整性,以及檢查 PCB 布局中的 EMI。仿真在高速設計中非常有用,因為它們可以幫助用戶在將設計投入制造之前查明特定的 SI/PI/EMI 問題。一些示例包括返回路徑跟蹤、定位走線中的阻抗不連續點以及去耦電容器的理想放置以防止 EMI。